Nagariya, T.(2016). Transistor Gating Technique: Designing of Full Subtractor Circuit Implementing Sleepy Transistors in 45 nm Technology. International Journal of Computer Applications, 143(5), 40-45. doi:10.5120/ijca2016910207
Bitte überprüfen Sie diese Angaben auf Richtigkeit, bevor Sie sie in Ihre Arbeit aufnehmen.